(→B-Test 1) |
(→B-Test 1) |
||
Línea 5: | Línea 5: | ||
*256MB de memoria DRAM DDR2 a 133Mhz. | *256MB de memoria DRAM DDR2 a 133Mhz. | ||
*512MB de memoria NAND Flash (a modo de disco de estado sólido). | *512MB de memoria NAND Flash (a modo de disco de estado sólido). | ||
− | *Chip Altera [http://es.wikipedia.org/wiki/FPGA FPGA] para | + | *Chip Altera [http://es.wikipedia.org/wiki/FPGA FPGA] como interfaz para el disco NAND, la cámara y el lector de tarjetas SD. Este será reemplazado por un chip CaFE [http://es.wikipedia.org/wiki/ASIC ASIC] a partir de los prototipos B-Test 2. |
*Chip Marvell 88W8388 con soporte para wireless 802.11b/g ([http://en.wikipedia.org/wiki/IEEE_802.11s 802.11s] vía Firmware). | *Chip Marvell 88W8388 con soporte para wireless 802.11b/g ([http://en.wikipedia.org/wiki/IEEE_802.11s 802.11s] vía Firmware). | ||
Los prototipos evaluados son dos B-Test 1 idénticas. Los principales componentes de hardware incluidos en el prototipo son
Los detalles acerca del hardware incluido en los prototipos pueden encontrarse en el informe Evaluación del Proyecto OLPC
o en la wiki del proyecto OLPC.